# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-225568

(43)Date of publication of application: 14.08.1992

(51)Int.Cl.

HO1L 29/46 HO1L 21/90

(21)Application number: 02-407975

(71)Applicant: TOSHIBA CORP

(22) Date of filing:


27.12.1990

(72)Inventor: NOGUCHI TATSUO

# (54) CONTACT STRUCTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF (57)Abstract:

PURPOSE: To reduce a band gap of a semiconductor region in contact with metal wirings so as to obtain a low contact resistance with both N-type and P-type semiconductor regions.

CONSTITUTION: Surfaces of diffused layers 5, 6 exposed by opening an interlayer insulating film 7 on a silicon substrate 1 are covered with germanium 10, and heat treated to form compound of SiGe on the contact part with metal wiring 12.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出顧公開番号

特開平4-225568

(43)公開日 平成4年(1992)8月14日

(51) Int.C1.5

識別記号

**庁内整理番号** 

技術表示箇所

H01L 29/46

21/90

Z 7738-4M

7

7353-4M

審査請求 未請求 請求項の数7(全 6 頁)

(21)出願番号

特顧平2-407975

(71)出願人 000003078

株式会社東芝

(22)出顧日

平成2年(1990)12月27日

神奈川県川崎市幸区堀川町72番地

(72)発明者 野口 達夫

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内


(74)代理人 弁理士 鈴江 武彦

## (54) 【発明の名称】 半導体装置のコンタクト構造及びその製造方法

## (57)【要約】

【目的】N型、P型両方の半導体領域に対して低いコンタクト抵抗が得られるように金属配線と接している半導体領域のパンドギャップを小さくする。

【構成】シリコン基板1 上の層間絶縁膜7 を開孔して露出した拡散層5,6 の表面にゲルマニウム10を被着して熱処理することにより、金属配線12とのコンタクト部分をSiGeの化合物にする。



20

#### 【特許請求の範囲】

【請求項1】 半導体基板上または多結晶半導体上に絶 縁膜が形成されこの絶縁膜上に形成された開孔部と、前 記開孔部を介して金属配線により接触する前記半導体基 板表面または多結晶半導体表面とを具備し、前記金属配 線によってコンタクトされている半導体基板表面または 多結晶半導体表面の領域におけるバンドギャップがそれ 以外の領域のバンドギャップに比べて小さくなっている ことを特徴とする半導体装置のコンタクト構造。

【請求項2】 前記金属配線によってコンタクトされて いる半導体基板表面または多結晶半導体表面の領域には パンドギャップを小さくするべく前記半導体基板や多結 晶半導体を構成する原子と同族で異なる周期の原子が混 入されていることを特徴とする請求項1記載の半導体装 置のコンタクト構造。

【請求項3】 前記半導体基板はシリコン基板、前記多 結晶半導体は多結晶シリコンであり、前記パンドギャッ プを小さくするべく半導体基板表面または多結晶半導体 表面の領域に混入されている原子はゲルマニウムである ことを特徴とする請求項1または2記載の半導体装置の コンタクト構造。

【請求項4】 半導体基板上または多結晶半導体上に絶 縁膜を形成しこの絶縁膜上を開孔して前配半導体基板表 面または多結晶半導体表面が露出する開孔部を形成する 工程と、前記開孔部により露出した前記半導体基板表面 または多結晶半導体表面にパンドギャップを小さくする べく前記半導体基板や多結晶半導体を構成する原子と同 族で異なる周期の原子を混入する工程と、前配開孔部を 埋めるように前配半導体基板表面または多結晶半導体表 面とコンタクトされる金属配線を形成する工程とを具備 したことを特徴とする半導体装置のコンタクト製造方 洪.

【請求項5】 前記開孔部により露出した前記半導体基 板表面または多結晶半導体表面にパンドギャップを小さ くするべく前記半導体基板や多結晶半導体を構成する原 子と同族で異なる周期の原子を混入する工程はイオン注 入法によってなされることを特徴とする請求項4記載の 半導体装置のコンタクト製造方法。

【請求項6】 前記開孔部により露出した前記半導体基 板表面または多結晶半導体表面にバンドギャップを小さ くするべく前配半導体基板や多結晶半導体を構成する原 子と同族で異なる周期の原子を混入する工程は真空蒸着 法によってなされることを特徴とする請求項4記載の半 導体装置のコンタクト製造方法。

【請求項7】 前記開孔部により露出した前記半導体基 板表面または多結晶半導体表面にパンドギャップを小さ くするべく前記半導体基板や多結晶半導体を構成する原 子と同族で異なる周期の原子を混入する工程はスパッタ リング滞積によってなされることを特徴とする請求項4 記載の半導体装置のコンタクト製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、微細なコンタクトホ ールを介して金属配線と半導体領域が接続される際のコ ンタクト抵抗の低減が要求される半導体装置のコンタク ト及びその製造方法に関する。

2

[0002]

【従来の技術】従来、半導体装置のコンタクト抵抗を低 滅するためには以下に述べる2つの方法があった。MI S(Metal Insulator Semiconductor) 型半導体装置を例 にとって従来技術を説明する。

【0003】第12図はMIS型半導体装置の構成を示 す断面図である。半導体基板41上に素了分離領域42が形 成されている。この素子分離領域42で囲まれた半導体基 板41上にはゲート絶縁膜43が形成され、このゲート絶縁 膜43上に選択的にゲート電極44が形成されている。一般 にこのゲート電極44は多結晶半導体により構成される。 ゲート電極44の両側の半導体基板41表面上にはソースま たはドレイン電極となる半導体領域45,46が形成されて いる。一般にこの半導体領域45、46には基板41と反対導 電型の不純物が高濃度に導入されている。ゲート電極44 を含む半導体基板41上全面に形成された層間絶縁膜47 に、半導体領域45,46それぞれの表面が露出するコンタ クトホール47が形成されている。コンタクトホール47を 埋めるように配線用金属48が半導体領域45、46のコンタ クト電極及び配線を形成している。この配線用金属48は 一般にアルミニウムで形成されているが、高融点金属の 珪化物や窒化物とアルミニウムの積層構造の場合もあ る。

30 【0004】ところで、金属と半導体のコンタクト抵抗 Rcは一般に次式で表される。

[0005]

[
$$\frac{1}{2}$$
]

Rc-Aexp [ $\frac{2\sqrt{\epsilon m^2}}{h}$  ( $\frac{\phi_{11}}{N_0}$ )] ...(1)

【0006】 ここで、Aは定数, εm は有効質量、h イトN。は半導体領域15,16やゲート電極14の不純物濃 度である。(1) 式より、コンタクト抵抗を下げるにはφ 』を小さくするかN』を大きくすればよいことになる。

【0007】従来では、コンタクト抵抗を下げるために ソース、ドレイン電極またはゲート電極の不純物濃度を 上げる第1の方法と、半導体基板に対してパリヤハイト が小さい金属を選ぶ第2の方法の2種類によりコンタク ト抵抗を下げていた。

【0008】しかし、不純物濃度を上げる第1の方法は シリコン基板に固溶する不純物濃度には限界があり、P 50 型不純物のポロンはせいぜい 1 020 c m-3 まで、N型不 3

純物のヒ素はせいぜい1021cm-3までである。現在す でに固溶限界に近づいており、このような不純物濃度を 上げる方法でコンタクト抵抗をさらに下げるのは不可能 に近い。また、将来の素子の微細化を考慮するとプロセ ス温度を低温にする必要があり、固溶限界がさらに小さ くなること、ソース、ドレイン領域を浅くするために は、不純物濃度があまり上げられないことなどから、こ の方法でコンタクト抵抗を低減することは困難になって きている。

法は次のような問題がある。例えばN型半導体に対しコ ンタクトされる金属配線がアルミニウムである場合、こ のアルミニウムよりパリヤハイトの小さい金属は、例え ば高融点金属のケイ化物などが考えられる。ところが、 N型半導体に対してパリヤハイトの小さい金属はP型半 導体に対してはパリヤハイトが大きいので逆にコンタク ト抵抗が高くなってしまう。

#### [0010]

【発明が解決しようとする課題】このように従来では、 半導体と金属との間のコンタクト抵抗を小さくするため の対策には、固溶限界による微細化の妨げやN型、P型 両半導体に対してパリヤハイトを小さくし得る金属がな い等種々の問題が含まれていた。

【0011】この発明は上配のような事情を考慮してな されたものであり、その目的は、N型、P型両方の半導 体領域に対して低いコンタクト抵抗が得られる半導体装 置のコンタクト構造及びその製造方法を提供することに ある。

#### [0012]

【課題を解決するための手段】この発明の半導体装置に 30 おけるコンタクト構造は、半導体基板上または多結晶半 導体上に絶縁膜が形成されこの絶縁膜に覆われるように 形成された多結晶半導体と、前記絶縁膜上に形成された 開孔部と、前記開孔部を介して金属配線により接触する 前記半導体基板表面または多結晶半導体表面とを具備 し、前配金属配線によってコンタクトされている半導体 基板表面または多結晶半導体表面の領域におけるパンド ギャップがそれ以外の領域のパンドギャップに比べて小 さくなっていることを特徴としている。

【0013】この発明の半導体装置のコンタクト製造方 40 法は、半導体基板上または多結晶半導体上に絶縁膜を形 成しこの絶縁膜上を開孔して前記半導体基板表面または 多結晶半導体表面が露出する開孔部を形成する工程と、 前記開孔部により露出した前記半導体基板表面または多 結晶半導体表面にパンドギャップを小さくするべく前記 半導体基板や多結晶半導体を構成する原子と同族で異な る周期の原子を混入する工程と、前記開孔部を埋めるよ うに前記半導体基板表面または多結晶半導体表面とコン タクトされる金属配線を形成する工程とを具備したこと を特徴としている。

[0014]

【作用】この発明では、半導体と金属との間のコンタク ト抵抗を小さくするために金属配線と接している半導体 領域のパンドギャップを小さくする。このようにすれ ば、N 、P 拡散層の両方に対してコンタクト抵抗を 小さくすることができる。シリコン膜のパンドギャップ を変化させる方法としては、シリコン基板上にシリコン よりパンドギャップの小さい半導体をエピタキシャル成 長させる方法をとる。成長させる半導体はシリコンと同 【0009】パリヤハイトが小さい金属を選ぶ第2の方 10 族でパンドギャップの小さなゲルマニウムとシリコンの 化合物が適している。

#### [0015]

【実施例】以下、図面を参照してこの発明の実施例を説 明する。この発明では、シリコン基板上にシリコンより パンドギャップの小さい半導体をエピタキシャル成長さ せる。例としてシリコン基板を用いシリコン基板よりパ ンドギャップが狭い材料としてシリコンゲルマニウムを 用いる場合について説明する。

【0016】図1~図5はそれぞれこの発明の一実施例 に係る半導体装置のコンタクトの製造方法を工程順に示 す断面図である。図1に示されるように、シリコン基板 1 上に周知のように素子分離絶縁膜2 を形成し、この素 子分離絶縁膜2 で囲まれた基板1 上に薄いゲート絶縁膜 3 を形成し、このゲート絶縁膜3 上に選択的に多結晶シ リコンのゲート電極4 をパターニングする。素子分離絶 緑膜2 及びゲート電極4 をマスクに基板1 表面にソー ス, ドレイン領域となる拡散層5,6を形成する。ゲー ト電極4、拡散層5,6を覆う厚い層間絶縁膜7を形成 した後、層間絶縁膜7 を開孔して拡散層5,6 の一部表 面が露出するようなコンタクトホール8,9 を形成す

【0017】次に、図2に示されるように、ゲルマニウ ム10を真空蒸着またはスパッタリングにより基板1 の全 面に被着させる。このゲルマニウム膜厚は拡散領域の深 さによるが、一般には50nm以下である。

【0018】次に、図3に示されるように、必要に応じ てN 拡散層にリンまたはヒ素、またはP 拡散層にポ ロンを含む不純物のイオン注入を行う。この工程はゲル マニウム10の膜厚が比較的厚い場合、表面に反応せずに 残ったゲルマニウムと後にコンタクトされる金属配線と の接触抵抗を小さくすることが目的である。従って、ゲ ルマニウム10の膜厚が十分に薄く、次に行う熱処理後に おいてゲルマニウム表面での不純物濃度が十分に高けれ ば必要はない。

【0019】次に、図4に示されるように、熱処理を行 う。熱処理は窒素または不活性ガス中であれば拡散炉で あってもランプアニールでもよい。熱処理温度は拡散炉 の場合は500℃~800℃、ランプアニールの場合は 600℃~900℃付近である。この熱処理によりゲル マニウム10はシリコン基板1 に拡散し、図中11で示すで

50

示すようにゲルマニウム10に接しているシリコン基板1 はSiGe(シリコンゲルマニウム)になる。

【0020】次に、図5に示されるように、通常のLS Iの製造方法にしたがって、配線用金属でコンタクトホ ール8,9 を埋め、例えばアルミニウムでなる金属配線 12をパターニングする。この場合、素子分離絶縁膜2 と 金属配線12との間にゲルマニウム10が残るがこのゲルマ ニウム10は低抵抗であり、膜厚も薄いため、通常は問題 ない。配線12の下にゲルマニウム10がないような構造が 必要な場合には、図6に示すようにゲルマニウムスパッ 夕後にパターニングして、拡散層付近のみゲルマニウム 10を残すようにする工程を設ければよい。

【0021】上記構成の方法によれば、シリコンとゲル マニウムはあらゆる割合でも融合し、化合物つくること から、シリコンとゲルマニウムの割合によってパンドギ ャップを変化させることができる。例えば、シリコン中 にゲルマニウムを20~30%含ませることによりパン ドギャップは約0.2eV小さくなり、これによりコン タクト抵抗は約1ケタ低減できる。

【0022】図7~図5はそれぞれこの発明の他の実施 20 例に係る半導体装置のコンタクトの製造方法を工程順に 示す断面図である。図7は上記図1と同じ構成であり、 コンタクトホール8,9 を開孔するまでの製造方法は図 1と同様であるので同一箇所には図1と同一符号を付 し、説明は省略する。

【0023】図7のコンタクトホール8,9を開孔後、 図8に示されるように、ウェハ全面にゲルマニウムをイ オン注入する。イオン注入のドーズ量は1×1016cm - \*以上であり、加速電圧は20~60keVの範囲で行 うのがよい。これにより、コンタクトホール8,9底部 30 に露出した拡散層5,6の表面は図中13に示すようにS i Geになる。

【0024】その後の熱処理や配線工程は前記図4、図 5と同様に行われ、図9に示すようになる。上記イオン 注入法を用いる場合にも前記スパッタリング滞積と同様 にゲルマニウムをイオン注入する前または後にコンタク ト抵抗を下げるための不純物イオン注入を行ってもよ

【0025】図10に前記(1)式から求めた計算結果に よるコンタクト抵抗の不純物濃度依存性を示す。この関 係はS. M. Sze; Physics of Semiconductor Devices, pp30 5 に示されている。ここで金属の仕事関数がパラメータ となっている。従来技術であるシリコン基板上にアルミ ニウムでコンタクトをとっている場合は実験結果から約 0. 6 e V である (曲線14)。また、P 型拡散層にコン タクトをとる場合の拡散層の不純物濃度は1018~10 20 c m-3 である (図中矢印15) 。これに対して、この発 明によるアルミニウムとコンタクトをとる拡散層をSi Geにした場合には仕事関数が約0.4 e Vになる(曲 線16)。この図より、従来と同じ不純物濃度の拡散層を 50 タクトの製造方法の応用例を示す断面図。

用いた場合コンタクト抵抗が1ケタ以上小さくなってい る。また、1018~1020cm-3の不純物濃濃度範囲に おいて、濃度の変化に対するコンタクト抵抗の変化の割 合が従来に対し、約半分になっている。これは熱処理ブ ロセスやイオン注入に対するプロセスマージンが大きく なっていることを意味している。さらに同図は従来と同 じコンタクト抵抗を実現する場合には拡散層の不純物濃 度を1ケタ下げることが可能であることを示している。

6

これにより、拡散層の深さを浅くできることになるため 素子の微細化に寄与する利点がある。

【0026】なお、上記各実施例ではMIS型のトラン ジスタの構成を示したがこれに限定されるものではな く、図11に示されるようなパイポーラトランジスタに も適用できる。例えばP型のシリコン基板21上にN型 拡散層22が形成され、N 型拡散層22を覆うように基板 21上にN型エピタキシャル層23が形成されている。エピ タキシャル層23上に設けられたP型の分離拡散層24に 囲まれた素子領域にベースとなるP型領域25、P型領域 25内表面にエミッタとなるN 領域26が形成され、P型 領域25の外側の素子領域にコレクタとなるN 領域27が 形成されている。絶縁膜28が開孔され露出したそれぞれ の領域25, 26, 27の表面にそれぞれバンドギャップを小 さくするゲルマニウム29が前配MIS型のトランジスタ の場合と同様な方法で導入され、図中30に示すようにS iGeとなってエミッタ、ペース、コレクタそれぞれの 電極31,32,33とコンタクトされている。このようにす れば、前配MIS型のトランジスタにおけるコンタクト と同様な効果が得られる。

[0027]

【発明の効果】以上詳記したようにこの発明によれば、 コンタクト部にシリコンよりパンドギャップの小さい半 導体をエピタキシャル成長させるのでN型、P型両方の 半導体領域に対して低いコンタクト抵抗が得られると共 に拡散層の不純物濃度を下げることが可能となり、拡散 層の深さを浅くできることになるため素子の微細化に寄 与する半導体装置のコンタクト構造及びその製造方法が 提供できる。

#### 【図面の簡単な説明】

【図1】 この発明の一実施例に係る半導体装置のコン 40 タクトの製造方法を工程順に示す第1の断面図。

【図2】 この発明の一実施例に係る半導体装置のコン タクトの製造方法を工程順に示す第2の断面図。

【図3】 この発明の一実施例に係る半導体装置のコン タクトの製造方法を工程順に示す第3の断面図。

【凶4】 この発明の一実施例に係る半導体装置のコン タクトの製造方法を工程順に示す第4の断面図。

【図5】 この発明の一実施例に係る半導体装置のコン タクトの製造方法を工程順に示す第5の断面図。

この発明の一実施例に係る半導体装置のコン

7

【図7】 この発明の他の実施例に係る半導体装置のコンタクトの製造方法を工程順に示す第1の断面図。

【図8】 この発明の他の実施例に係る半導体装置のコンタクトの製造方法を工程順に示す第2の断面図。

【図9】 この発明の他の実施例に係る半導体装置のコンタクトの製造方法を工程順に示す第3の断面図。

【図10】 この発明の効果を示すコンタクト抵抗の不純物濃度依存性を示す特性図。

【図11】 この発明の応用例を示すバイポーラトラン

ジスタの断面図。


【図12】 従来の半導体装置のコンタクト構造を示す MIS型半導体装置の断面図

8


【符号の説明】

1…シリコン基板、 2…素子分離絶縁膜、 3…ゲート絶縁膜、 4…ゲート電極、 5, 6…拡散層、 7…層間絶縁膜、 8, 9…コンタクトホール、10…ゲルマニウム、12 …金属配線。


【図1】




【図2】




[図3]




【図4】




【図5】




【図6】






【図7】


【図9】




【図11】



【図8】



【図10】



【図12】

